Calcular o comprimento do traço a partir do valor de atraso de tempo para design de PCB de alta velocidade

Ryan é o engenheiro eletrônico sênior da MOKO, com mais de dez anos de experiência nesta indústria. Especialização em design de layout de PCB, design eletrônico, e design embutido, ele fornece serviços de design e desenvolvimento eletrônico para clientes em diferentes áreas, da IoT, CONDUZIU, para eletrônicos de consumo, médico e assim por diante.
Conteúdo
Calcular o comprimento do traço a partir do valor de atraso de tempo para design de PCB de alta velocidade

Manter a qualidade do design do PCB de alta velocidade do driver ao coletor no PCB não é uma tarefa fácil. Um dos problemas mais difíceis é lidar com o adiamento de engendrar e atrasos relativos de tempo bungles. Para lidar com os atrasos, temos que perceber como descobrir a extensão do tempo para adiar um incentivo para executar a direção de suporte de PCB conforme as necessidades são. Deixe-me mostrar o procedimento. o PCB de alta frequência design também requer seleção material para PCB.

Encontrando um Design de PCB de alta velocidade

De acordo com a ciência material, sinal rápido viaja no vácuo ou pelo ar a uma velocidade semelhante à da luz, qual é.
Procurando por design de PCB de alta velocidade:
De acordo com a ciência dos materiais, sinais eletromagnéticos viajam no vácuo ou no ar a uma velocidade semelhante à da luz, isso é:
Vc = 3 x 108 m / s = 186,000 milhas / s = 11.8 polegadas / ns
Devido à influência da constante dielétrica (É) do material PCB, o sinal passa pela linha de transmissão do PCB em uma velocidade mais lenta. além do que, além do mais, a estrutura da linha de transmissão também afeta a velocidade do sinal.

Existem duas estruturas gerais de acompanhamento de PCB:

  1. stripline
  2. microstrip

As equações para calcular a velocidade do sinal em um PCB de alta frequência são fornecidas abaixo:

Onde:

Vc é a velocidade da luz no vácuo ou através do ar

É é o dielétrico estável do material PCB

Ereffis o dielétrico atraente consistente para microstrips; vale a pena estar entre um e Er, e é aproximadamente dado por:

Ereff≈ (0.64 Er + 0.36) (1c)

Atraso de engendrando figurando (TPD)

O diferimento do spread é o tempo que um sinal leva para aumentar ao longo de uma unidade de comprimento da linha de transmissão.

Aqui está como determinamos o atraso de difusão a partir dos seguintes comprimentos e outros métodos:
Onde: velocidade do símbolo em relação à linha de transmissão
No vácuo ou no ar, sobe para 85 picossegundos por polegada (ps / In).

Em linhas de transmissão PCB, o atraso de engendramento é dado por:

Como escolher o material de design de PCB de alta velocidade

Antes de selecionar o material de PCB de alta velocidade para o seu plano de PCB rápido, é essencial decidir um valor (ou qualidades) para DK e Z0 para sua linha de transmissão (ou linhas). A programação da estrutura da placa PCB de alta velocidade pode permitir que você defina essas qualidades e incorpore-as como um componente do arquivo de plano(s) para o seu fabricante de acordo (CM). Se não, existem contornos dk e minicomputadores de impedância online para ajudá-lo a pousar com as melhores qualidades possíveis. Atualmente, você está preparado para atualizar a resposta de 2 avanços para suas escolhas rápidas de materiais de estrutura de PCB!

Etapa 1: Selecione os tipos de material do cartão

Escolha a classificação de material dos tipos prescritos para PCBs de alta recorrência. Isso incorpora o centro de escolha, prepreg, e materiais de substrato. Você pode ter a opção de lucrar com o desenvolvimento de mestiços, onde o material da camada de sinal é escolhido para alta recorrência. Ainda, camadas diferentes podem utilizar materiais diferentes para diminuir os fabricantes’ custos.

Etapa 2: Selecione as espessuras do material da placa e cargas de cobre

Utilize suas qualidades determinadas ou favorecidas para DK e Z0 para escolher a espessura e as cargas de cobre. Certifique-se de manter a consistência de impedância em todas as formas de sinalização. Seu CM deve ser uma parte do procedimento de escolha do material como a fabricação da placa, e os estágios de reunião de PCB podem esperar ajustes em suas determinações antes que suas folhas possam ser feitas. Automação de ritmo, o chefe da indústria em rápido, montagem exata do modelo de PCB, está preparado para se unir a você e ajudá-lo a atualizar o processo de determinação de material.

Além disso, para ajudá-lo a começar da melhor maneira, nós equipamos dados para o seu DFM e capacitamos você a ver e baixar documentos DRC de forma eficaz. Caso você seja um cliente Altium, você pode adicionar permanentemente esses documentos à programação da estrutura de seu PCB.

Se você está preparado para ter seu plano feito, tente nosso dispositivo de extrato para transferir seus documentos CAD e BOM. Se você precisar de mais dados sobre o plano rápido de PCB ou fazer determinações de materiais para sua placa, Entre em contato conosco.

Correspondência de impedância em design de PCB de alta velocidade

Não é predominantemente dar uma olhada na recorrência, no entanto, a chave é dar uma olhada na inclinação da borda do sinal, isso é, o tempo de subida / queda do sinal. É comumente visto como se o tempo de subida / queda do sinal (no 10% para 90%) está sob múltiplas vezes o atraso do fio, isso é rápido. O sinal deve se concentrar na questão da coordenação de impedância. O atraso do fio é normalmente 150ps / polegada.

Método de correspondência de impedância padrão

1. Pares Terminal Matching:

Sob a condição de que a impedância da fonte do sinal seja menor do que a impedância da marca registrada da linha de transmissão, um resistor R está associado no arranjo entre a extremidade da fonte do sinal e a linha de transmissão, então a impedância de rendimento da extremidade da fonte coordena a impedância de marca registrada da linha de transmissão, e o sinal refletido da extremidade da pilha é abafado. A re-reflexão aconteceu.

2. Correspondência de terminal paralelo:

Para a situação em que a impedância da fonte do sinal é pequena, a impedância da informação da extremidade do heap é coordenada com a impedância de marca registrada da linha de transmissão, expandindo a obstrução paralela, para limpar o reflexo no final da pilha. A estrutura de execução é isolada em dois

Diretriz de escolha de obstrução coordenada: Para a situação de uma alta impedância de informação do chip, para uma estrutura de oposição solitária, a estimativa de oposição paralela do terminal de heap deve ser próxima ou equivalente à impedância de marca registrada da linha de transmissão; para a estrutura de obstrução dupla, cada obstrução paralela estimada é o dobro da impedância de marca registrada da linha de transmissão.

O benefício da coordenação de extremidade paralela é primário e direto. A desvantagem notável é que trará a utilização do controle DC: a utilização do controle DC do modo de obstrução única é firmemente identificada com o ciclo de obrigação do sinal; o modo de oposição binária é se o sintoma é alto ou baixo. Há utilização de controle DC; Contudo, a corrente não é precisamente 50% do único resistor. Além disso, diretrizes de design de PCB de alta velocidade são suficientes para orientá-lo.

 

Compartilhar esta postagem
Ryan é o engenheiro eletrônico sênior da MOKO, com mais de dez anos de experiência nesta indústria. Especialização em design de layout de PCB, design eletrônico, e design embutido, ele fornece serviços de design e desenvolvimento eletrônico para clientes em diferentes áreas, da IoT, CONDUZIU, para eletrônicos de consumo, médico e assim por diante.
Role para cima