高速PCB設計の時間遅延値からトレース長を計算する

PCB上のドライバーからコレクターまでの高速PCB設計品質を維持することは簡単な作業ではありません. 最もテストの問題の1つは、発生する延期と相対的な時間の延期バングルに対処することです. 時間遅延に対処するため, 必要に応じてPCBサポートステアリングを実行するインセンティブを延期してから、フォローの長さを計算する方法を理解する必要があります. 手順をお見せしましょう. ザ・ 高周波PCB デザインにも選択が必要 PCB用材料.

高速PCB設計を見つける

材料科学による, 迅速な標識は、真空中または空中を光と同じ速度で移動します, これは.
高速PCB設計を探しています:
材料科学によると, 電磁信号は、真空中または空気中を光と同様の速度で伝わります。, あれは:
あなた= 3 バツ 108 m / s = 186,000 マイル/秒= 11.8 インチ/ ns
誘電率の影響による (です) PCB材料の, 信号はPCB伝送ラインを低速で通過します. 加えて, 伝送線路の構造も信号速度に影響します.

2つの一般的なPCBフォロー構造があります:

1. ストリップライン
2. マイクロストリップ

高周波PCBの符号速度を計算するための式を以下に示します。:

どこ:

U 真空中または空中の光の速度です

です PCB材料の誘電安定性です

エレフィス マイクロストリップに一貫した魅力的な誘電体; それは1つとErの間にある価値があります, そして大まかにによって与えられます:

エレフ≈ (0.64 Er + 0.36) (1c)

発生遅延の計算 (TPD)

拡散延期は、送電線の単位長さにわたって標識が増加するのにかかる時間です。.

以下の長さやその他の方法から拡散遅延を決定する方法は次のとおりです。:
どこ: 伝送線路に対するシンボル速度
真空または空気中, それはに上昇します 85 1インチあたりのピコ秒 (ps / In).

PCB伝送ライン上, 発生遅延は次の式で与えられます:

高速PCB設計材料の選び方

高速PCB計画に高速PCB材料を選択する前に, 価値を決定することが不可欠です (または品質) 伝送線路用のDKおよびZ0用 (または行). 高速PCBボード構造プログラミングにより、これらの品質を設定し、計画ファイルのコンポーネントとして組み込むことができる場合があります。(s) あなたの契約メーカーのために (CM). そうでない場合, 最高の品質で着陸するのを支援するために、オンラインでdkアウトラインとインピーダンスミニコンピューターがあります. 現在, あなたはあなたの速いPCB構造材料の選択のための2つの前進の答えを実現する準備ができています!

ステージ 1: ボード材料の種類を選択

高繰り返しPCB用に規定されたタイプから材料の種類を選択します. これには、選択センターが組み込まれています, プリプレグ, および基板材料. あなたは半分の品種の開発によって利益を得るオプションがあるかもしれません, 高い再発性のためにサイン層の材料が選ばれる場所. まだ, different layers may utilize different materials to diminish manufacturers’ costs.

ステージ 2: ボード材料の厚さと銅の負荷を選択します

DKとZ0について決定した、または好みの品質を利用して、厚さと銅の負荷を選択します. サインウェイを通してインピーダンスの一貫性を維持するようにしてください. あなたのCMは、ボード製造としての材料選択手順の一部である必要があります, そしてPCBが集まる段階はあなたのシートが作られる前にあなたの決定への調整を期待するかもしれません. リズムの自動化, 業界は急いで, 正確なPCBモデルの組み立て, あなたと一緒にバンドを組んで、材料決定プロセスをアップグレードするのを手伝う準備ができています.

また, 最善の方法で始めるのを支援します, DFMのデータを装備し、DRCドキュメントを効果的に表示およびダウンロードできるようにします. Altiumクライアントの場合, これらのドキュメントをPCB構造プログラミングに永続的に追加できます.

計画を立てる準備ができている場合, 私たちのステートメントデバイスを試して、CADおよびBOMドキュメントを転送してください. 迅速なPCB計画またはボードの材料決定に関するより多くのデータが必要な場合, 私たちと連絡を取る.

高速PCB設計におけるインピーダンス整合

主に再発をじっと見ているわけではありません, それでも重要なのは、標識の端の急勾配をじっと見つめることです。, あれは, サインの上昇/下降時間. 標識の上昇/下降時間の場合、それは一般的にそのように見られています (に 10% に 90%) 配線遅延の数倍未満です, それは速いです. サインはインピーダンス調整の問題に焦点を合わせなければなりません. 配線遅延は通常150ps /インチです.

標準インピーダンス整合法

1. カップルターミナルマッチング:

サインソースインピーダンスが伝送線路の商標インピーダンスよりも低い条件下, 抵抗Rは、符号のソース端と伝送ラインの間に配置されています。, したがって、ソース端の降伏インピーダンスは、送電線の商標インピーダンスを調整します, ヒープの端から反映された記号が抑制されます. 再反射が起こった.

2. パラレルターミナルマッチング:

サインソースのインピーダンスが小さい状況の場合, ヒープ端の情報インピーダンスは、並列障害物を拡張することにより、送電線の商標インピーダンスと調整されます。, ヒープエンドでの反射を一掃します. 実行構造は2つに分離されています

障害物選択ガイドラインの調整: チップの情報インピーダンスが高い状況の場合, 孤独な反対構造のために, ヒープ端子の並列反対推定は、送電線の商標インピーダンスに近いか、同等である必要があります; 二重閉塞構造の場合, 各並列障害物の評価これは、送電線の商標インピーダンスの2倍です。.

並列エンド調整の利点は、主要で簡単です。. 注目すべき欠点は、DC制御の使用率が高くなることです。: 単一障害物モードのDC制御の利用は、標識の義務サイクルでしっかりと識別されます; 二項対立モードは、症状が高いか低いかです. DC制御の利用があります; しかしながら, 電流は正確ではありません 50% 単一抵抗器の. さらに, 高速PCB設計ガイドラインはあなたを導くのに十分です.