Berechnen Sie die Trace-Länge aus dem Zeitverzögerungswert für das Hochgeschwindigkeits-PCB-Design

Es ist keine leichte Aufgabe, die Designqualität der Hochgeschwindigkeits-Leiterplatte vom Treiber bis zum Kollektor auf der Leiterplatte aufrechtzuerhalten. Eines der am meisten getesteten Probleme ist der Umgang mit der Entstehung von Verzögerungen und der relativen Zeitverschiebung. Um mit den Zeitverzögerungen umzugehen, Wir müssen uns darüber im Klaren sein, wie wir die Länge von Zeit zu Zeit verschieben können, um einen Anreiz zu verschieben, die Steuerung der Leiterplattenunterstützung nach Bedarf auszuführen. Lassen Sie mich Ihnen die Vorgehensweise zeigen. Das Hochfrequenz-Leiterplatte Design erfordert auch selektive Material für Leiterplatten.

Suche nach einem Hochgeschwindigkeits-PCB-Design

Gemäß Materialwissenschaft, schnelles Zeichen bewegt sich in einem Vakuum oder durch die Luft mit einer ähnlichen Geschwindigkeit wie Licht, welches ist.
Auf der Suche nach Hochgeschwindigkeits-PCB-Design:
Laut Materialwissenschaft, Elektromagnetische Signale bewegen sich im Vakuum oder in der Luft mit einer ähnlichen Geschwindigkeit wie Licht, das ist:
Vc = 3 x 108 m / s = 186,000 Meilen / s = 11.8 Zoll / ns
Aufgrund des Einflusses der Dielektrizitätskonstante (Ist) des PCB-Materials, Das Signal durchläuft die PCB-Übertragungsleitung mit einer langsameren Geschwindigkeit. Zusätzlich, Die Übertragungsleitungsstruktur beeinflusst auch die Signalgeschwindigkeit.

Es gibt zwei allgemeine Leiterplatten-Folgestrukturen:

1. Streifenleitung
2. Mikrostreifen

Die Gleichungen zur Berechnung der Vorzeichengeschwindigkeit auf einer Hochfrequenzplatine sind unten angegeben:

Wo:

Sie ist die Lichtgeschwindigkeit im Vakuum oder durch die Luft

Ist ist die dielektrische Steady des PCB-Materials

Ereffis das überzeugende Dielektrikum, das für Mikrostreifen konsistent ist; Es lohnt sich, zwischen einem und Er zu liegen, und ist grob gegeben durch:

Ereff≈ (0.64 Er + 0.36) (1c)

Ermittlung der Erzeugungsverzögerung (TPD)

Die Spread-Verschiebung ist die Zeit, die ein Vorzeichen benötigt, um über eine Einheitslänge der Übertragungsleitung zuzunehmen.

Hier erfahren Sie, wie wir die Diffusionsverzögerung aus den folgenden Längen und anderen Methoden bestimmen:
Wo: Symbolgeschwindigkeit relativ zur Übertragungsleitung
Im Vakuum oder an der Luft, es steigt zu 85 Pikosekunden pro Zoll (ps / In).

Auf Leiterplattenübertragungsleitungen, Die Erzeugungsverzögerung ist gegeben durch:

So wählen Sie High-Speed ​​PCB Design Material

Bevor Sie das Hochgeschwindigkeits-Leiterplattenmaterial für Ihren schnellen Leiterplattenplan auswählen, Es ist wichtig, einen Wert zu entscheiden (oder Qualitäten) für DK und Z0 für Ihre Übertragungsleitung (oder Linien). Mit Ihrer Hochgeschwindigkeitsprogrammierung für die Leiterplattenstruktur können Sie diese Eigenschaften möglicherweise festlegen und als Bestandteil der Planungsdatei einbinden(s) für Ihren Vertragsmacher (CM). Wenn nicht, Es sind dk-Umrisse und Impedanz-Mini-Computer online, die Sie bei der Landung mit den bestmöglichen Eigenschaften unterstützen. Gegenwärtig, Sie sind bereit, die 2-Voraus-Antwort für Ihre schnelle Materialauswahl für Leiterplattenstrukturen zu aktualisieren!

Bühne 1: Wählen Sie die Sorten der Plattenmaterialien aus

Wählen Sie die Materialsorte aus den Typen, die für wiederkehrende Leiterplatten vorgeschrieben sind. Dies beinhaltet die Auswahl des Zentrums, Prepreg, und Substratmaterialien. Möglicherweise haben Sie die Möglichkeit, von der Entwicklung der Mischlinge zu profitieren, wo Zeichenschichtmaterial für eine hohe Wiederholung ausgewählt wird. Noch, different layers may utilize different materials to diminish manufacturers’ costs.

Bühne 2: Wählen Sie die Dicke des Plattenmaterials und die Kupferlasten

Verwenden Sie Ihre bestimmten oder bevorzugten Eigenschaften für DK und Z0, um Dicke und Kupferlasten auszuwählen. Stellen Sie sicher, dass die Impedanzkonsistenz auf allen Vorzeichenwegen erhalten bleibt. Ihr CM sollte ein Teil Ihrer Materialauswahl bei der Herstellung der Platine sein, und PCB kommt zusammen Stufen können Anpassungen an Ihren Bestimmungen erwarten, bevor Ihre Blätter gemacht werden können. Rhythmus-Automatisierung, Die Branche ist schnell da, genaue Montage des Leiterplattenmodells, ist bereit, sich mit Ihnen zusammenzuschließen und Ihnen bei der Verbesserung des Materialbestimmungsprozesses zu helfen.

Ebenfalls, um Ihnen zu helfen, auf dem besten Weg zu beginnen, Wir statten Daten für Ihr DFM aus und ermöglichen es Ihnen, DRC-Dokumente effektiv anzuzeigen und herunterzuladen. Falls Sie ein Altium-Client sind, Sie können diese Dokumente dauerhaft zu Ihrer Leiterplattenstrukturprogrammierung hinzufügen.

Wenn Sie bereit sind, Ihren Plan zu erstellen, Versuchen Sie mit unserem Kontoauszugsgerät, Ihre CAD- und Stücklistendokumente zu übertragen. Wenn Sie weitere Daten zum schnellen PCB-Plan benötigen oder Materialbestimmungen für Ihre Platine vornehmen möchten, Nehmen Sie Kontakt mit uns auf.

Impedanzanpassung im Hochgeschwindigkeits-PCB-Design

Es ist nicht vorwiegend, einen Blick auf die Wiederholung zu werfen, Der Schlüssel ist jedoch, einen Blick auf die Steilheit des Schildrandes zu werfen, das ist, die Aufstiegs- / Fallzeit des Zeichens. Es wird allgemein als das angesehen, wenn die Aufstiegs- / Abfallzeit des Zeichens (im 10% zu 90%) ist unter mehrfacher Drahtverzögerung, es ist schnell. Das Zeichen muss sich auf das Thema der Impedanzkoordinierung konzentrieren. Die Drahtverzögerung beträgt normalerweise 150 ps / Zoll.

Standard-Impedanzanpassungsmethode

1. Paar-Terminal-Matching:

Unter der Bedingung, dass die Vorzeichenquellenimpedanz niedriger ist als die Markenimpedanz der Übertragungsleitung, Ein Widerstand R ist in Anordnung zwischen dem Quellenende des Vorzeichens und der Übertragungsleitung zugeordnet, Die Fließimpedanz des Quellenendes koordiniert also die Markenimpedanz der Übertragungsleitung, und das vom Haufenende reflektierte Zeichen wird unterdrückt. Reflexion geschah.

2. Parallel Terminal Matching:

Für die Situation, in der die Impedanz der Zeichenquelle gering ist, Die Info-Impedanz des Heap-Endes wird durch Erweitern des parallelen Hindernisses mit der Markenimpedanz der Übertragungsleitung koordiniert, das Spiegelbild am Haufenende auslöschen. Die Ausführungsstruktur ist zweigeteilt

Koordinierungsrichtlinie für die Auswahl von Hindernissen: Für die Situation einer hohen Informationsimpedanz des Chips, für eine einsame Oppositionsstruktur, Die parallele Oppositionsschätzung des Heap-Terminals muss nahe oder gleichwertig mit der Markenimpedanz der Übertragungsleitung sein; für die doppelte Hindernisstruktur, jede parallele Behinderung Wertschätzung Es ist doppelt so hoch wie die Markenimpedanz der Übertragungsleitung.

Der Vorteil der parallelen Endkoordinierung ist primär und unkompliziert. Der bemerkenswerte Nachteil ist, dass es die Auslastung der Gleichstromsteuerung bringt: Die DC-Steuerungsauslastung des Einzelhindernismodus ist fest mit dem Verpflichtungszyklus des Zeichens gekennzeichnet; Der binäre Oppositionsmodus ist, ob das Symptom hoch oder niedrig ist. Es gibt eine DC-Steuerungsauslastung; jedoch, Der Strom ist nicht genau 50% des einzelnen Widerstands. Außerdem, Richtlinien für das Design von Hochgeschwindigkeits-Leiterplatten reichen aus, um Sie anzuleiten.